AI 반도체 기술④ 칩렛 — 거대한 칩을 왜 여러 조각으로 나눌까?

반도체 성능을 높이는 가장 직관적인 방법은 칩 안에 더 많은 트랜지스터와 연산 블록을 넣는 것입니다. 하지만 칩이 계속 커지면 제조가 어려워지고 비용도 빠르게 올라갑니다. 웨이퍼의 작은 결함 하나가 거대한 칩 전체를 불량으로 만들 수 있고, 노광 장비가 한 번에 찍을 수 있는 크기에도 물리적 한계가 있습니다.

그래서 업계는 더 큰 한 장의 칩만 고집하는 대신 기능을 여러 개의 작은 다이로 나누고 첨단 패키징으로 다시 연결하는 방법을 확대하고 있습니다. 이 작은 반도체 조각을 칩렛(Chiplet)이라고 부릅니다.

이 글은 ① GPU, ② HBM, ③ 첨단 패키징에 이어지는 AI 반도체 기술 네 번째 콘텐츠입니다.

칩렛은 무엇인가?

칩렛은 하나의 대형 반도체가 담당하던 기능을 여러 개의 작은 다이로 나눈 뒤, 패키지 안에서 고속 연결해 하나의 제품처럼 작동시키는 설계 방식입니다. CPU 코어, GPU 연산 블록, I/O, 캐시와 메모리 컨트롤러를 서로 다른 다이에 배치할 수 있습니다.

모놀리식 칩이 모든 부서를 한 개의 거대한 건물에 넣는 방식이라면, 칩렛은 생산동·연구동·물류동을 알맞은 크기와 설비로 지은 뒤 초고속 통로로 연결하는 산업단지에 가깝습니다. 단순히 칩을 작게 자르는 것이 아니라 여러 다이가 전력·데이터·소프트웨어 관점에서 하나처럼 움직이도록 설계해야 합니다.

왜 거대한 칩을 계속 키우기 어려울까?

첫째는 수율입니다. 웨이퍼에는 미세한 결함이 생길 수 있으며 같은 결함 밀도라면 다이가 커질수록 한 다이에 결함이 포함될 가능성도 커집니다. 작은 다이를 여러 개 만들면 정상 다이를 선별해 조합할 여지가 생깁니다.

둘째는 비용입니다. 모든 기능을 가장 비싼 첨단 공정으로 만들 필요가 없다면 연산 코어는 최신 공정, I/O는 비용과 특성에 맞는 성숙 공정으로 역할을 나눌 수 있습니다.

셋째는 레티클 한계입니다. 노광 장비가 한 번에 패턴을 전사할 수 있는 면적은 제한적입니다. 초대형 AI 시스템에서는 여러 다이를 연결해 단일 다이의 물리적 한계를 넘어서는 방식이 중요해집니다.

각 기능에 맞는 공정을 선택한다

칩렛의 장점은 수율뿐 아니라 서로 다른 기능을 서로 다른 공정에서 제조할 수 있다는 점입니다. 높은 연산밀도가 필요한 CPU·GPU 코어는 첨단 공정을 쓰고, 고속 입출력이나 아날로그 기능은 목적에 맞는 다른 공정을 선택할 수 있습니다.

검증된 칩렛을 여러 제품에 재사용하면 같은 기본 블록의 조합으로 코어 수와 기능이 다른 제품군을 만들 수 있습니다. 개발 기간과 제품 포트폴리오 비용을 줄이는 방향으로 활용될 수 있는 이유입니다.

AMD는 왜 대표 사례일까?

AMD는 x86 프로세서에 칩렛 전략을 확대하며 개념을 대중적으로 알린 기업입니다. AMD 공식 Zen 아키텍처 설명은 거대한 모놀리식 다이를 계속 키우는 대신 프로세서 빌딩 블록인 칩렛을 사용한다고 밝힙니다. 연산 코어와 I/O 기능을 분리하면 각 기능의 공정과 설계 주기를 다르게 운영할 수 있습니다.

AI 가속기에서도 같은 흐름이 나타납니다. AMD Instinct MI300 계열은 여러 컴퓨트 다이, I/O 다이와 HBM을 첨단 패키징으로 통합합니다. 3편의 첨단 패키징과 이번 편의 칩렛이 하나의 기술 흐름으로 연결되는 지점입니다.

NVIDIA Blackwell도 하나의 거대한 다이만 사용하지 않는다

NVIDIA 공식 자료에 따르면 Blackwell 아키텍처 GPU는 두 개의 레티클 제한형 다이를 초당 10테라바이트(TB/s)의 칩투칩 링크로 연결해 하나의 통합 GPU처럼 작동시킵니다.

이 사례는 AI 반도체가 요구하는 연산 규모가 단일 다이의 현실적인 크기를 압박하면서, 여러 다이를 매우 빠르게 연결하고 소프트웨어에는 하나의 가속기처럼 보이게 하는 설계가 중요해지고 있음을 보여줍니다.

Intel의 타일과 Foveros도 같은 방향

Intel은 기능 블록을 타일 형태로 분리하고 Foveros 같은 첨단 패키징 기술로 통합합니다. 칩렛, 타일, 다이처럼 기업마다 용어는 다르지만 큰 방향은 비슷합니다.

칩렛 시대의 경쟁력은 작은 칩을 많이 만드는 능력보다 기능을 어떻게 나누고 어떤 공정을 선택하며, 다시 얼마나 빠르고 안정적으로 연결하는지에 달려 있습니다.

나누기만 하면 성능이 좋아질까?

그렇지는 않습니다. 다이를 나누면 칩 사이에 별도의 연결이 필요합니다. 이 연결이 느리거나 전력을 많이 쓰면 장점이 줄어듭니다. 다이투다이(Die-to-Die) 인터커넥트의 대역폭, 지연과 전력 효율이 전체 성능을 좌우합니다.

패키지 내부 배선, 신호 무결성, 전력 공급과 열관리도 해결해야 합니다. 정상 다이만 선별하는 Known Good Die, 조립 후 테스트, 패키지 수율과 신뢰성 관리가 중요해지는 이유입니다.

UCIe는 왜 등장했을까?

서로 다른 회사가 만든 칩렛을 연결하려면 공통 규칙이 필요합니다. UCIe(Universal Chiplet Interconnect Express)는 패키지 안의 다이투다이 물리 계층부터 프로토콜과 소프트웨어 모델까지 정의하는 개방형 표준입니다.

UCIe Consortium은 2025년 8월 UCIe 3.0을 발표했습니다. 3.0은 48GT/s와 64GT/s 전송률을 지원해 2.0의 최고 속도를 두 배로 높였고, 전력 효율과 관리 기능을 확장했습니다. 2.0에서는 3D 패키징 지원이 추가됐습니다.

다만 표준이 있다고 아무 회사의 칩렛이나 당장 레고처럼 조립할 수 있는 것은 아닙니다. 전력, 열, 공정, 검증, 소프트웨어, 보안과 상호운용성까지 맞아야 합니다. UCIe의 의미는 그 방향으로 가기 위한 공통 언어가 생겼다는 데 있습니다.

모놀리식과 칩렛, 어느 쪽이 더 좋을까?

칩렛이 모든 반도체를 대체하는 정답은 아닙니다. 작고 단순한 칩은 하나의 다이로 만드는 편이 효율적일 수 있습니다. 다이를 나누면 인터커넥트와 패키징 비용, 설계 복잡성이 추가됩니다.

반대로 매우 큰 CPU·GPU·AI 가속기처럼 단일 다이 크기와 수율, 공정 비용 압박이 큰 제품에서는 칩렛의 장점이 커질 수 있습니다. 제품 크기와 용도, 생산량, 공정과 패키징 기술을 종합해 결정해야 합니다.

자주 나오는 용어 정리

• 모놀리식 다이: 주요 기능을 하나의 실리콘 다이에 통합한 구조
• 칩렛: 기능별로 나눈 작은 반도체 다이
• Die-to-Die: 패키지 안에서 다이와 다이를 연결하는 인터페이스
• 레티클 한계: 노광 장비가 한 번에 패턴을 찍을 수 있는 면적의 한계
• UCIe: 개방형 칩렛 다이투다이 연결 표준
• Known Good Die: 패키징 전에 정상 작동이 검증된 다이

초보 투자자가 칩렛 뉴스를 볼 때 확인할 것

• 실제로 여러 다이를 사용하는가
• 분할 이유가 수율·공정·레티클 한계·제품 확장성 중 무엇인가
• 어떤 인터커넥트와 패키징으로 연결하는가
• 양산 제품인지 연구·개발 단계인지
• 표준 참여와 실제 제품 채택·매출을 구분했는가
• 장비·기판·소재가 고객 인증과 양산 공급 단계에 도달했는가

글로벌 생태계는 어떻게 연결될까?

AMD는 CPU와 AI 가속기에서 멀티다이·칩렛 설계를 활용하고, NVIDIA는 Blackwell에서 두 개의 대형 GPU 다이를 고속 링크로 통합합니다. Intel은 타일과 Foveros로 이종 다이 통합을 확대합니다.

TSMC와 Intel Foundry는 고밀도 패키징 기술을 제공하고 UCIe Consortium은 연결 표준화를 추진합니다. 메모리, 패키징·테스트, 기판과 본딩 장비 기업도 시스템이 복잡해질수록 역할이 커집니다. 단순한 ‘칩렛 수혜’보다 설계·제조·인터커넥트·패키징·검사 중 실제 역할을 확인해야 합니다.

칩렛, 이것만 기억하자

칩렛은 하나의 큰 반도체를 기능별 작은 다이로 나누고 패키지에서 다시 연결하는 방식입니다. 대형 다이의 수율과 비용, 레티클 한계가 커질수록 장점이 커질 수 있습니다. 각 기능에 적합한 공정을 선택하고 검증된 IP를 재사용할 수 있지만, 다이투다이 연결과 패키징·테스트·열관리라는 새로운 과제도 생깁니다.

모놀리식 칩이 모든 기능을 한 건물에 넣는 초대형 공장이라면, 칩렛은 기능별 전문 공장을 알맞은 공정으로 짓고 초고속 통로로 연결하는 반도체 산업단지입니다.

다음 편: 다이투다이 인터커넥트와 UCIe

여러 칩렛을 나눠 만들었다면 다음 질문은 “이 칩들이 어떻게 하나의 칩처럼 빠르게 대화하는가?”입니다. 5편에서는 다이투다이 인터커넥트와 UCIe, 패키지 내부 연결과 서버 수준의 CXL·NVLink가 어떻게 다른지 살펴봅니다.

관련 시리즈

• AI 반도체 기술① GPU
• AI 반도체 기술② HBM
• AI 반도체 기술③ 첨단 패키징
• AI 반도체 기술④ 칩렛

참고자료

• AMD Zen Core Architecture
• AMD CDNA Architecture
• NVIDIA Blackwell Architecture
• Intel Foundry Chiplets
• UCIe Consortium Specifications

※ 본 글에서 언급한 기업은 칩렛과 AI 반도체 기술 생태계를 이해하기 위한 사례입니다. 특정 기업 또는 종목에 대한 매수·매도 추천이나 투자 권유를 목적으로 하지 않습니다.