칩렛은 하나의 거대한 반도체를 여러 개의 작은 다이로 나누지만, 나누는 순간 새로운 문제가 생깁니다. 서로 떨어진 다이들이 충분히 빠르고 안정적으로 데이터를 주고받지 못하면 칩렛 구조의 장점은 사라집니다. 이 연결 문제를 해결하는 기술이 다이투다이(Die-to-Die) 인터커넥트입니다.

이 글은 AI 반도체 기술④ 칩렛에서 이어집니다. 4편이 부품을 나누는 설계였다면 5편은 나눈 부품을 다시 하나로 묶는 통신망을 설명합니다.

칩렛을 나눴다면, 이제 서로 연결해야 한다

GPU와 CPU가 더 많은 연산 능력을 요구하면서 반도체 한 장의 크기와 복잡도는 커졌습니다. 그러나 거대한 다이 하나를 만드는 방식은 수율과 비용, 설계 유연성에 부담이 됩니다. 그래서 연산·입출력·캐시·가속기 기능을 작은 다이로 나누고 필요한 조합으로 묶는 칩렛이 등장했습니다.

문제는 한 다이 안에서 이동하던 데이터가 이제 다이의 경계를 넘어야 한다는 점입니다. 이 통로가 느리거나 전력을 많이 소비하면 칩렛은 오히려 병목을 만들 수 있습니다. 하나의 큰 사무실을 여러 건물로 나눈 뒤 건물 사이를 초고속 전용 통로로 연결하는 것과 같습니다.

칩렛 다이투다이 인터커넥트 구조
칩렛은 다이를 나누지만, 성능을 유지하려면 다이 사이의 초고속 연결이 필요하다. 불마켓 제작

다이투다이 인터커넥트가 중요한 세 가지 이유

첫째는 대역폭입니다. AI 반도체는 엄청난 양의 데이터를 동시에 처리하므로 연산 다이와 메모리·I/O 다이 사이가 막히면 연산 장치가 기다리게 됩니다.

둘째는 지연시간입니다. 여러 다이가 하나의 시스템처럼 동작하려면 데이터 왕복 시간이 짧아야 합니다. 셋째는 전력 효율입니다. 데이터를 멀리 옮길수록 전력 소모가 커지므로 같은 패키지 안에서 짧은 거리로 많은 데이터를 전송하는 것이 중요합니다.

3편의 2.5D·3D 패키징과 인터포저가 다이를 물리적으로 가깝게 배치하는 기술이라면 인터커넥트는 그 위에서 데이터가 오가는 규칙과 전송 방식을 담당합니다.

UCIe는 무엇을 표준화하려는가

회사마다 서로 다른 연결 규격을 사용하면 다른 회사가 만든 칩렛을 조합하기 어렵습니다. PC 부품이 공통 규격으로 연결되듯 칩렛에도 공통 연결 규칙이 필요합니다.

UCIe(Universal Chiplet Interconnect Express)는 물리 계층, 다이투다이 어댑터, 프로토콜과 소프트웨어 모델까지 정의하는 개방형 칩렛 인터커넥트 표준입니다. 장기적으로 여러 공급자의 칩렛을 조합할 수 있는 생태계를 지향합니다.

UCIe 표준 계층 구조
UCIe는 물리 연결뿐 아니라 프로토콜·관리·테스트까지 포괄하는 공통 규칙을 정의한다. 불마켓 제작

UCIe 3.0에서 달라진 점

UCIe Consortium은 2025년 8월 UCIe 3.0을 발표했습니다. 공식 규격에 따르면 3.0은 48GT/s와 64GT/s 데이터 속도를 지원해 UCIe 2.0의 32GT/s보다 최고 속도가 두 배로 높아졌습니다.

대역폭 밀도와 전력 효율, 시스템 관리 기능도 강화됐습니다. 사이드밴드 도달 거리를 최대 100mm로 확장하고 초기 펌웨어 다운로드, 우선순위 패킷과 비상 종료 알림 같은 관리 기능을 추가했습니다. 2.0에서 도입된 3D 패키징 지원과 함께 더 복잡한 멀티칩 시스템을 관리하려는 방향입니다.

칩렛은 반도체 레고가 될 수 있을까?

공통 인터페이스가 생기면 한 회사의 CPU 다이와 다른 회사의 AI 가속기·I/O 다이를 조합하는 선택지가 늘어날 수 있습니다. 그러나 UCIe가 있다고 아무 칩렛이나 당장 레고처럼 조립할 수 있는 것은 아닙니다.

전력, 열, 패키징 공정, 검증, 보안, 소프트웨어와 상호운용성이 모두 맞아야 합니다. 표준의 의미는 완성된 범용 칩렛 시장을 선언하는 데 있지 않고 그 시장을 만들기 위한 공통 언어를 제공하는 데 있습니다.

AMD MI300A로 보는 연결된 칩렛

AMD 공식 자료에 따르면 Instinct MI300A는 3개의 Zen 4 CPU 칩렛, 6개의 GPU 가속 연산 다이(XCD), 128GB HBM3를 하나의 패키지에 통합합니다. CPU와 GPU는 메모리를 공유하고 Infinity Fabric이 내부와 외부의 고속 연결을 담당합니다.

중요한 것은 칩렛 숫자보다 서로 다른 역할의 다이가 하나의 계산 장치처럼 움직이도록 연결망과 패키지가 함께 설계된다는 점입니다. 칩렛이 더 세분화될수록 내부 연결 성능과 효율이 전체 성능을 결정하는 비중도 커집니다.

AMD MI300A 칩렛 연결 구조 개념도
여러 종류의 다이가 하나의 패키지에서 연결돼 동작하는 MI300A 구조의 이해용 개념도. 불마켓 제작

UCIe가 모든 연결을 대신하지는 않는다

AMD Infinity Fabric처럼 기업이 제품에 맞춰 최적화한 자체 인터커넥트도 많습니다. UCIe는 기존 독자 기술을 모두 없애는 규격이 아니라 서로 다른 업체의 다이를 조합하거나 공통 생태계를 만들 때 사용할 표준화된 선택지를 제공합니다.

따라서 공정 미세화 숫자뿐 아니라 어떤 칩렛을 어떤 패키징으로 배치하고 어떤 인터커넥트로 연결하는지를 함께 봐야 합니다. 최첨단 반도체는 더 이상 한 장의 칩만으로 설명하기 어려운 시스템이 됐습니다.

칩 안의 연결에서 서버 전체의 연결로

UCIe는 주로 패키지 안의 칩렛 연결을 다룹니다. 그러나 AI 서버는 여러 GPU와 CPU, 메모리와 가속기를 다시 연결해야 합니다. 이 단계에서는 연결 범위가 시스템과 랙으로 확장됩니다.

CPU·메모리·가속기의 연결에는 CXL, GPU끼리 고속으로 데이터를 주고받는 데에는 NVLink 같은 기술이 사용됩니다. UCIe·CXL·NVLink는 범위와 목적이 다르며 단순히 서로를 대체하는 관계가 아닙니다.

UCIe CXL NVLink 연결 범위 비교
패키지 내부 UCIe에서 서버의 CXL, GPU 클러스터의 NVLink로 연결 범위가 확장된다. 불마켓 제작

초보 투자자가 인터커넥트 뉴스를 볼 때 확인할 것

  • 연결 범위가 패키지 내부인지 서버·랙 수준인지
  • 대역폭뿐 아니라 지연시간과 전력 효율이 개선됐는지
  • 표준 참여와 실제 제품 채택·매출을 구분했는지
  • 첨단 패키징과 테스트·검증 체계가 함께 준비됐는지
  • 독자 규격과 개방형 표준의 사용 목적이 무엇인지

핵심 정리

  • 칩렛은 여러 다이로 나누지만 연결 성능이 낮으면 전체 성능이 제한됩니다.
  • 다이투다이의 핵심은 높은 대역폭, 낮은 지연시간과 낮은 전력입니다.
  • UCIe는 여러 기업이 사용할 수 있는 개방형 칩렛 연결 규격입니다.
  • UCIe 3.0은 48·64GT/s 속도와 관리·효율 개선을 지원합니다.
  • 패키지 내부 연결 다음 단계는 서버 단위 시스템 인터커넥트입니다.

칩렛 시대의 핵심은 칩을 나누는 기술이 아니라, 나뉜 칩을 다시 하나처럼 움직이게 만드는 연결 기술입니다.

관련 시리즈

다음 편: CXL·NVLink

6편에서는 칩 내부를 넘어 CPU·GPU·메모리와 여러 가속기를 서버·랙 수준에서 어떻게 연결하는지 살펴봅니다.

표준 규격이 있다고 바로 칩렛을 섞어 쓸 수 있는 것은 아니다

UCIe는 패키지 안의 다이투다이 연결을 위해 물리층, 링크 계층, 프로토콜과 소프트웨어 모델을 정의합니다. PCIe와 CXL 프로토콜을 활용할 수 있고, 표준 패키지와 고밀도 첨단 패키지에 맞는 연결 방식을 다룹니다. 이는 멀티벤더 생태계의 기반이지만 모든 칩렛의 전력·열·기능 호환성을 대신 보장하지는 않습니다.

실제 상호운용에는 범프 피치와 배선, 클럭, 전압, 링크 폭, 패키지 설계규칙, 부팅과 보안, 오류처리 조건이 맞아야 합니다. UCIe 2.0은 테스트·텔레메트리·디버그를 위한 관리 구조와 3D 패키징 지원을 확장했습니다. 제품 발표를 볼 때는 규격 지원 문구보다 어느 버전과 속도에서 실제 compliance 검증을 마쳤는지 확인해야 합니다.

상호운용 체크리스트

  • UCIe 버전과 표준·고밀도 패키지 유형
  • 지원 프로토콜과 링크 속도·폭
  • 오류복구·상태 모니터링·현장 진단 기능
  • 패키지·열·전력 무결성 공동 검증 범위
  • 서로 다른 업체 칩렛을 이용한 실물 시험 결과

추가 원자료: UCIe Consortium — Specifications 1.0·1.1·2.0, CXL Consortium — Coherent Interconnect Overview

참고자료

※ 본 글은 AI 반도체 연결 기술과 산업 생태계를 이해하기 위한 정보형 콘텐츠입니다. 특정 기업 또는 종목에 대한 매수·매도 추천이나 투자 권유를 목적으로 하지 않습니다.