반도체는 전자를 다루고 광통신은 빛을 다룹니다. 실리콘 포토닉스는 이 두 세계를 같은 실리콘 제조기술 위에서 결합하려는 시도입니다. AI 데이터센터에서는 계산 성능만큼 칩 밖으로 데이터를 얼마나 효율적으로 꺼내고 넣느냐가 중요해졌습니다.
이전 글: AI 네트워크② — 광트랜시버: 서버 사이의 전기신호를 왜 빛으로 바꿀까?
PIC는 무엇인가?
PIC(Photonic Integrated Circuit)는 변조기, 파장분할기, 광검출기 같은 여러 광기능을 하나의 칩에 집적합니다. 전통적인 광부품을 개별 조립하는 대신 반도체 공정의 미세화와 대량생산 경험을 활용해 더 작고 복잡한 광회로를 만드는 접근입니다.
EIC와 PIC는 어떻게 만날까?
전자회로인 EIC는 신호처리와 제어를 맡고 PIC는 빛을 변조·전달·검출합니다. 두 칩을 같은 패키지에 가깝게 배치하면 전기 배선을 짧게 줄이고, 광 I/O를 CPU·GPU·스위치 ASIC 가까이 가져갈 수 있습니다.
Intel OCI가 보여준 방향
Intel의 1세대 Optical Compute Interconnect chiplet은 공식 자료 기준 양방향 4Tbps를 지원하며, CPU·GPU·IPU 등과 함께 패키징하는 방향을 제시합니다. Intel은 PIC 내부에 DWDM 레이저와 광증폭기를 통합하고 수십 Tbps로 확장하는 로드맵을 공개했습니다.
레이저와 패키징이 어려운 이유
실리콘은 효율적인 레이저 재료가 아니어서 III-V 재료 통합이나 외부 레이저가 필요합니다. 광섬유 정렬, 열관리, 수율과 패키징 비용도 해결해야 합니다. 실리콘 포토닉스의 경쟁력은 칩 설계뿐 아니라 제조와 광패키징 신뢰성에서 결정됩니다.
하나의 PIC에는 어떤 광소자가 들어갈까?
레이저에서 나온 빛은 매우 작은 waveguide를 따라 이동합니다. 변조기는 전기 데이터를 빛의 위상이나 세기 변화로 바꾸고, 여러 파장을 결합하는 multiplexer는 한 가닥의 광섬유에 더 많은 데이터를 실어 보냅니다. 수신단에서는 demultiplexer가 파장을 나누고 photodetector가 빛을 전기신호로 변환합니다.
이 기능을 하나의 PIC에 집적하면 개별 광부품을 정렬하고 연결하는 횟수를 줄일 수 있습니다. 반도체 웨이퍼에서 동일한 회로를 반복 생산할 수 있다는 장점도 있습니다. 그러나 광회로는 전자회로보다 파장과 온도 변화에 민감하므로 설계, 공정과 패키징을 함께 최적화해야 합니다.
DWDM은 대역폭을 어떻게 늘릴까?
DWDM은 서로 다른 색, 즉 서로 다른 파장의 빛을 한 광섬유 안에 동시에 보내는 방식입니다. 도로를 넓히지 않고 여러 차선을 만드는 것과 비슷합니다. 파장마다 독립적인 데이터 흐름을 실으면 광섬유 수를 크게 늘리지 않고도 총 대역폭을 높일 수 있습니다.
Intel OCI 사례는 8개 파장을 활용하는 통합 구조를 공개했습니다. 중요한 점은 4Tbps라는 숫자만이 아니라 레이저, 광증폭기, PIC와 CMOS EIC를 하나의 작은 chiplet에 결합해 프로세서 가까이 배치하려는 방향입니다. 광 I/O가 상용화되면 보드 가장자리의 광모듈을 넘어 패키지 수준에서 데이터 이동 방식을 바꿀 수 있습니다.
상용화를 결정하는 것은 무엇일까?
첫 번째 과제는 수율입니다. 전자회로와 광회로, 레이저 중 어느 하나라도 불량이면 전체 패키지 비용이 커질 수 있습니다. 두 번째는 광섬유를 칩에 정밀하게 연결하는 패키징입니다. 세 번째는 온도 변화에도 파장과 신호 품질을 안정적으로 유지하는 제어 기술입니다.
또한 외부 레이저와 on-chip laser 중 어느 방식이 전력, 교체성, 신뢰성과 제조비용에서 유리한지에 따라 생태계가 달라집니다. 따라서 실리콘 포토닉스 기업을 볼 때 PIC 설계뿐 아니라 레이저 통합 방식, 파운드리, 광패키징 파트너와 실제 출하 경험을 함께 살펴봐야 합니다.
실리콘 포토닉스가 모든 광부품을 대체할까?
실리콘 포토닉스는 대량생산과 집적도에서 장점이 있지만 모든 기능을 실리콘만으로 구현하지는 않습니다. 레이저에는 III-V 재료가 유리하고, 특정 변조기와 수광기에서는 다른 재료 플랫폼이 더 좋은 성능을 낼 수 있습니다. 실제 제품은 실리콘 PIC, 화합물반도체 레이저, CMOS 전자칩과 정밀 패키징이 결합된 이종 집적 시스템에 가깝습니다.
산업의 핵심은 어떤 소재가 승리하느냐보다 서로 다른 소재와 공정을 얼마나 안정적으로 결합하는가에 있습니다. 웨이퍼 수준 테스트로 불량을 일찍 걸러내고, 표준화된 fiber attach와 패키지 인터페이스를 확보하며, 전자·광 공동설계 도구를 개선해야 비용이 낮아집니다. 이 기반이 성숙할수록 CPO와 프로세서용 optical I/O의 상용화도 빨라질 수 있습니다.
전력/bit가 중요한 이유
AI 시스템에서 이동하는 데이터가 급증하면 링크 하나의 작은 전력 차이도 수천·수만 개 포트 전체에서는 큰 시설 전력으로 확대됩니다. 실리콘 포토닉스의 가치는 최고 속도뿐 아니라 같은 데이터를 더 적은 에너지로 옮기고, 광섬유 수와 패키지 면적을 줄이는 데 있습니다. 실제 비교에서는 도달거리와 오류 보정까지 포함한 시스템 조건을 맞춰야 합니다.
기술 채택의 순서도 중요합니다. 초기에는 교체가 쉬운 광트랜시버 내부에서 제조 경험을 쌓고, 다음에는 스위치 ASIC 옆 CPO, 장기적으로는 CPU·GPU 패키지의 optical I/O로 접근할 가능성이 큽니다. 각 단계는 더 높은 집적도와 함께 더 엄격한 수율과 신뢰성을 요구합니다.
핵심 정리
- CPU·GPU은 AI 네트워크의 성능과 확장성을 판단하는 핵심 요소입니다.
- EIC은 AI 네트워크의 성능과 확장성을 판단하는 핵심 요소입니다.
- PIC은 AI 네트워크의 성능과 확장성을 판단하는 핵심 요소입니다.
- Fiber Array은 AI 네트워크의 성능과 확장성을 판단하는 핵심 요소입니다.
다음 글: AI 네트워크④ — CPO: 광통신 장비를 스위치 칩 바로 옆에 붙이는 이유
핵심은 빛을 만드는 것보다 대량생산이다
실리콘 포토닉스는 광도파로, 변조기, 검출기 같은 광기능을 실리콘 기반 공정에 통합해 집적도와 생산 확장성을 높이려는 기술입니다. 그러나 ‘반도체 공정으로 만든다’는 사실만으로 낮은 비용이 보장되지는 않습니다. 외부 레이저 결합, 광섬유 정렬, 패키징, 웨이퍼·완제품 검사, 열 변화에 대한 보정이 최종 수율과 비용을 좌우합니다.
특히 광소자는 전기 칩처럼 패키징한 뒤 간단히 검사하기 어렵습니다. 미세한 정렬 오차가 광손실로 이어질 수 있고, 공정 수율이 높아도 패키징 단계에서 비용이 커질 수 있습니다. 그래서 기업의 경쟁력은 소자 성능뿐 아니라 자동화된 조립·검사, 안정적인 레이저 공급, 대량생산 데이터에서 확인해야 합니다.
실리콘 포토닉스와 CPO는 같은 말이 아니다
실리콘 포토닉스는 광소자를 구현하는 기술 기반이고, CPO는 광엔진을 스위치 ASIC 가까이에 배치하는 시스템 구조입니다. 실리콘 포토닉스가 플러거블 모듈에 쓰일 수도 있고 CPO에 쓰일 수도 있으므로 두 용어를 동일시하면 안 됩니다.
참고자료
※ 본 글은 산업 기술을 설명하기 위한 정보형 콘텐츠이며 특정 종목의 매수·매도 권유가 아닙니다.